灵犀科技如何优化其网站以提升在搜索引擎中的自然排名？

灵犀科技网站开发佼佼者,seo排名赚app官网,wordpress文件夹,设计网站作品声明#xff1a;作者是做嵌入式软件开发的#xff0c;并非专业的硬件设计人员#xff0c;笔记内容根据自己的经验和对协议的理解输出#xff0c;肯定存在有些理解和翻译不到位的地方#xff0c;有疑问请参考原始规范看 LP Mode的Clock Lane ULPS 尽管Clock Lane不包含常规…        声明作者是做嵌入式软件开发的并非专业的硬件设计人员笔记内容根据自己的经验和对协议的理解输出肯定存在有些理解和翻译不到位的地方有疑问请参考原始规范看 LP Mode的Clock Lane ULPS 尽管Clock Lane不包含常规的Escape Mode但Clock Lane要支持ULPSUntra-Low Power State。 Clock Lane通过一个Clock Lane Untra-Low Power State Entry过程进入到ULPS状态。这个过程以Stop状态为起点发送侧驱动TX-ULPS-Rqst StateLP-10随后驱动TX-ULPS StateLP-00。在此之后Clock Lane进入ULPS。如果有错误发生在TX-ULPS-Rqst状态之后LP-01或LP-11会被立即检测到Untra-Low Power State Entry过程被中断接收侧要等待或回到Stop状态。 接收的PHY要通知接收侧的协议层Protocol出现了ULP State。在这种状态下信号线处于ULP StateLP-00。ULPS通过一个长度为的Mark-1 TX-ULPS-Exit State紧跟一个Stop State来退出。 图1 Clock Lane Ultra-Low Power State State Machine 图2 Clock Lane Ultra-Low Power State State Machine Description ALP Mode的Clock Lane ULPS ALP模式中Clock Lane是单向的不支持Data Lanes里的ALP Command功能。Clock lane在ALP模式中的ALP ULPS通过一种特殊的进入序列来支持如下图: 图3 Clock Lane ALP ULPS Entry Sequence Clock Lane的接收侧将一个周围为的HS-Zero和紧跟在后面的一个周期为的HS-TrailHS-1作为一个ULPS Entry Request。在此之后Clock Lane进入到ULP模式操作 这种状态下大部分内部电路都能被关闭。 要唤醒处于ALP ULPS状态的Clock Lane需要发送侧传送一个持续时间为的长ALP WAKE脉冲紧跟一个ALP Stop状态。Clock Lane的ALP-ED会检测到这个序列作为ALP ULPS退出事件并且切换到ALP Stop。在整个过程中差分端接differential termination时钟保持关闭。 图4 Clock Lane ALP ULPS Exit Sequence 图5 Clock Lane ALP Ultra-Low Power State State Machine Description