专题：FPGA
共15篇相关文章
基于8的FFT变换，如何实现处理？
如图所示分别为基于2，基于4，基于8的FFT运算基本单元，可以看出相对基于4FFT变换，基8FFT只多进行加减法。 由于FFT变换时数据顺序会被打乱，因此在进行FFT变换时，每一级间都需要进行数据缓存，采用高基的FFT运算单元可以减少运算级...
如何用Verilog实现猫狗过河的？
源代码地址：https:github.compenggeoncatanddog 效果演示见: https:www.bilibili.comvideoBV1n24y147S1 警告： 仅给出了实验过程的源代码，需手动复制粘贴至...
如何通过镜像加载技术在FPGA运行中无缝切换比特流文件？
title: FPGA切换启动镜像(可重构技术) date: 2024824 11:52:25 cover: true mathjax: false summary: 如何使用ICAPE原语来完成比特的运行中切换 categories:...
如何搭建FPGA开发工具链以实现高效编程？
title: FPGA开发工具链和调试技巧 date: 202536 11:52:25 cover: true mathjax: false summary: FPGA开发工具链和调试技巧的一些笔记 categories: Note t...
FPGA读写DDR如何实现优化？
title: FPGA读写DDR date: 20241227 11:52:25 img: https:img2024.cnblogs.comblog37632212026023763221-2026021901051765...
如何编写符合Verilog代码质量规范的代码？
title: Verilog代码质量规范 date: 2025102 11:52:25 cover: true mathjax: false summary: 个人在团队中积累出的一些关于代码质量的规范 categories: Note...
如何深入理解FPGA下UART发送功能的实现细节？
摘要： 跟“小梅哥”学习记录，使用acx720板卡（老版），代码=先自己思考+跟视频修改细节，因而跟原版略有出入。 功能：每1s内，板卡向XCOM串口软件发送10位数据（start+SW0-SW7的开关状...
CRC校验原理与Verilog实现方法一，如何巧妙融合？
1.CRC简介 CRC全称循环冗余校验(Cyclic Redundancy Check， CRC)，是通信领域数据传输技术中常用的检错方法，用于保证数据传输的可靠性。网上有关这方面的博客和资料很多，本文尽量简洁的梳理一下它的原理。后面还会结...
CRC校验原理与Verilog实现方法二，如何巧妙融合？
1 前言 在 前面的博客 CRC校验原理和verilog实现方法(一) 中，介绍了CRC校验的原理和手动计算过程。本文说一下我在学习CRC校验FPGA实现的一点心得体会。 2 线性反馈移位寄存器 线性反馈移位寄存器简称LFSR，用于产生可重...
CRC校验原理与Verilog实现方法相结合的复杂技术如何构建？
1 代码生成 verilog实现CRC校验，可以充分发挥FPGA的硬件特性，即并行运算的能力。 具体实现方式，可以参考我上一篇博客，关键是用线性反馈移位寄存器表示出多项式，另外注意校验数据高位在先。然后根据电路结构推导出逻辑表达式，再转换成...
自适应滤波算法的FPGA实现思路是怎样的？
1、原理简介 参考相关论文，自适应滤波器主要由FIR滤波器本体、参数自适应计算两部分组成。参数自适应计算部分是用来迭代计算滤波器系数的，它的输入是期望估计误差f、原始数据采样保存的向量U，输出是可变的FIR滤波器系数。FIR滤波器就是传统的...
如何高效学习使用Zynq进行开发？
zynq程序固化https:blog.csdn.netm0_67983902articledetails123723501 zynq操作手册https:github.comwangxian0Zynq-Tutorial...
如何高效利用vivado与SDK进行联合调试实现项目优化？
https:blog.csdn.netqq_40268672articledetails118899634...
DDR开发过程中有哪些关键技术需要掌握？
https:github.comwangxian0FPGA-DDR-SDRAM...
千兆网口如何升级改造更高效？
https:github.comwangxian0eth10g...