衡水龙华如何建设自己的网站？龙江地区网站建设服务哪家好？

衡水龙华的网站建设,龙江网站建设,it外包的优点不包括,室内设计公司排名都有哪些萌新的FPGA学习绪论-1 其实很多的课和内容都是相通的 我在跑完单周期的RiscV时候 虽然最后还差点意思但是基本的逻辑实现没有特别大的问题 过两天写一个Spec文档说明一下 由于开始一个新的设计 所以对于RiscV的设计暂时放到一边希望我能在接下来的时间内尽快完成 暂时不说这个…萌新的FPGA学习绪论-1 其实很多的课和内容都是相通的 我在跑完单周期的RiscV时候 虽然最后还差点意思但是基本的逻辑实现没有特别大的问题 过两天写一个Spec文档说明一下 由于开始一个新的设计 所以对于RiscV的设计暂时放到一边希望我能在接下来的时间内尽快完成 暂时不说这个了 先开始讲述 最近要实现的SOC设计 将SD卡内的文件读取到FPGA板子上 再通过内部的逻辑完成功能 其实有很多关键的技术节点 比如在SD卡上如何用C语言控制串口 作为一个简单的MCU发送数据 而在FPGA上如何通过verilog实现电路的连接和功能模块的编写 对于初学者的我是一个很大的考验。 上面的絮絮叨叨结束 接下来开始讲述。 我先通读一遍参考手册因为我没用过FPGA的板子 也是从头学起。 1、顶层文件对象功能top比如video_oneline_top 2、逻辑控制文件介于顶层和驱动层文件之间对象ctr比如ddr_ctr.v 3、驱动程序命名对象功能dri比如lcd_dri.v、uart_rxd_dri.v 4、参数文件命名对象para比如lcd_para.v 5、模块接口命名文件名u比如 lcd_dir lcd_dir_u(…) 6、模块接口命名特征名文件名u比如 mcb_read c3_mcb_read_u 8、端口注释input Video_vs_i,//输入场同步入 9、信号命名命名总体规则对象功能极性特性 10、时钟信号 对象功能特性比如phy_txclk_i、sys_50mhz_i 11、复位信号对象功能极性特性比如phy_rst_n_i、sys_rst_n_i 12、延迟信号对象功能特性 1特征 2比如fram_sync_i_r0、fram_sync_i_r1 13、特定功能计数器 对象cnt比如line_cnt、div_cnt0、div_cnt1功能cnt比如wr_cnt、rd_cnt 14、一般计数器cnt序号用于不容易混淆的计数比如cnt0、cnt1、cnt2 15、 时序同步信号对象功能特性比如line_sync_i、fram_sync_i 16、 使能信号功能en比如wr_en、rd_en对象功能en比如fifo_wr_en、mcb_wr_en 编写逻辑 module detect_3( input clk_i, input rst_n_i, output out_o ); reg out_r; //状态声明和状态编码 reg [1:0] Current_state;reg [1:0] Next_state;parameter [1:0] S02b00;parameter [1:0] S12b01;parameter [1:0] S22b10;parameter [1:0] S32b11; //时序逻辑描述状态转换 always(posedge clk_i)begin if(!rst_n_i)Current_state0;else Current_stateNext_state;end //组合逻辑描述下一状态always(*)begincase(Current_state) S0: Next_state S1; S1: Next_state S2; S2:Next_state S3;S3:Next_state Next_state; default :Next_state S0; endcase end //输出逻辑让输出 out经过寄存器 out_r 锁存后输出消除毛刺always(*)begin case(Current_state) S0,S2: out_r1b0; S1,S3: out_r1b1; default : out_rout_r; endcase end assign out_oout_r; 三段式状态机在第一个 always 模块采用同步时序逻辑方式描述状态转移第二个 always 模块采用组合逻辑方 式描述状态转移规律第三个 always 描述电路的输出。通常让输出信号经过寄存器缓存之后再输出消除电路毛 刺。这种状态机也是比较推崇的主要是由于维护方便组合逻辑与时序逻辑完全独立。